PWG Fontes de Dados Política de privacidade Termos de Uso Quem Somos FAQ
gov
Relação de Projetos de Pesquisa do Instituto
ver Fonte/+info (dt.atualização: 30/07/2019)
titulo |
Desenvolvimento de um processador didático de uso geral implementado em dispositivo configurável do tipo FPGA |
inicio_execucao |
01/08/2018 |
fim_execucao |
31/07/2019 |
foco_tecnologico |
32. Metodologias e Estratégias de Ensino/Aprendizagem |
area_conhecimento |
ENGENHARIA ELE´TRICA |
resumo |
|
justificativa |
Tendo em vista a busca por uma ferramenta didática para a solução dos problemas apresentados e objetivando um melhor rendimento das aulas em disciplinas voltadas ao ensino de processadores, |
participantes |
é proposto o desenvolvimento de uma arquitetura de hardware de um processador didático de uso geral |
valor_total_executado |
bem como a sua implementação em um dispositivo configurável do tipo FPGA (Field Programmable Gate Array) |
aprovado |
permitindo aos estudantes terem um maior contato com a operação e funcionamento dos processadores |
unidade_organizacional |
realizando testes diretos no hardware com o objetivo de melhorar a fixação dos conteúdo teórico abordados. |
gov
Relação de Projetos de Pesquisa do Instituto
ver Fonte/+info (dt.atualização: 30/07/2019)
titulo |
|
inicio_execucao |
|
fim_execucao |
|
foco_tecnologico |
|
area_conhecimento |
|
resumo |
|
justificativa |
|
participantes |
|
valor_total_executado |
|
aprovado |
|
unidade_organizacional |
gov
Relação de Projetos de Pesquisa do Instituto
ver Fonte/+info (dt.atualização: 30/07/2019)
titulo |
Pretende-se desenvolver e implementar a arquitetura de um processador didático de 8 bits que seja capaz de executar instruções lógicas e aritméticas sobre um conjunto de dados armazenados em um banco de registradores ou em uma memória de dados. O processador deve possuir estruturas de hardware encontradas em processadores comercialmente disponÃveis |
inicio_execucao |
como portas de entrada e saÃda |
fim_execucao |
controlador de interrupções |
foco_tecnologico |
temporizadores e contadores |
area_conhecimento |
controlador de pipeline |
resumo |
entre outras. Deve ser permitido |
justificativa |
ainda |
participantes |
que o processador possa ser programado |
valor_total_executado |
mediante o emprego de um ambiente de programação |
aprovado |
especificamente desenvolvido para essa tarefa |
unidade_organizacional |
e que os programas possam ser executados em tempo real ou iterativamente no modo passo a passo |
gov
Relação de Projetos de Pesquisa do Instituto
ver Fonte/+info (dt.atualização: 30/07/2019)
titulo |
|
inicio_execucao |
|
fim_execucao |
|
foco_tecnologico |
|
area_conhecimento |
|
resumo |
|
justificativa |
|
participantes |
|
valor_total_executado |
|
aprovado |
|
unidade_organizacional |
gov
Relação de Projetos de Pesquisa do Instituto
ver Fonte/+info (dt.atualização: 30/07/2019)
titulo |
Justifica-se a importância dessa proposta de projeto de pesquisa por trazer uma metodologia de ensino e aprendizagem de hardware que faz uso de um sistema fÃsico real com o intuito de facilitar o aprendizado da arquitetura de processadores e tornar as aulas mais produtivas para os estudantes. Dessa forma |
inicio_execucao |
a melhoria no ensino pode ser alcançada por meio do uso de um processador real |
fim_execucao |
cuja arquitetura e funcionalidades podem ser atualizadas a partir das necessidades didáticas de professores e alunos |
foco_tecnologico |
uma vez que sua implementação em um dispositivo configurável |
area_conhecimento |
como o FPGA |
resumo |
permite fazer modificações no hardware |
justificativa |
refletindo e acompanhando a evolução das tecnologias empregadas na concepção de processadores disponÃveis comercialmente. |
participantes |
Henrique do Nascimento Cunha,Fagner de Araujo Pereira,Guilherme Pereira da Silva,Lavoisier Chaves Ramos,Alberto da Silva Felix |
valor_total_executado |
0.0 |
aprovado |
Sim |
unidade_organizacional |
CAMPUS PRINCESA ISABEL |
|
PWG РPowering Growth ̩ um projeto para facilitar o |
Sobre nós |
Privacidade |